您好!歡迎光臨烜芯微科技品牌官網(wǎng)!

深圳市烜芯微科技有限公司

ShenZhen XuanXinWei Technoligy Co.,Ltd
二極管、三極管、MOS管、橋堆

全國(guó)服務(wù)熱線:18923864027

電源設(shè)計(jì)怎么減少M(fèi)OS管的損耗同時(shí)提升EMI性能
  • 發(fā)布時(shí)間:2024-08-06 18:19:50
  • 來源:
  • 閱讀次數(shù):
電源設(shè)計(jì)怎么減少M(fèi)OS管的損耗同時(shí)提升EMI性能
一、MOSFET作為主要的開關(guān)功率器件之一,被大量應(yīng)用于模塊電源。了解MOSFET的損耗組成并對(duì)其分析,有利于優(yōu)化MOSFET損耗,提高模塊電源的功率;但是一味的減少M(fèi)OSFET的損耗及其他方面的損耗,反而會(huì)引起更嚴(yán)重的EMI問題,導(dǎo)致整個(gè)系統(tǒng)不能穩(wěn)定工作。所以需要在減少M(fèi)OSFET的損耗的同時(shí)需要兼顧模塊電源的EMI性能。
二、開關(guān)管MOSFET的功耗分析
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
MOSFET的損耗主要有以下部分組成:1.通態(tài)損耗;2.導(dǎo)通損耗;3.關(guān)斷損耗;4.驅(qū)動(dòng)損耗;5.吸收損耗;隨著模塊電源的體積減小,需要將開關(guān)頻率進(jìn)一步提高,進(jìn)而導(dǎo)致開通損耗和關(guān)斷損耗的增加,例如300kHz的驅(qū)動(dòng)頻率下,開通損耗和關(guān)斷損耗的比例已經(jīng)是總損耗主要部分了。
MOSFET導(dǎo)通與關(guān)斷過程中都會(huì)產(chǎn)生損耗,在這兩個(gè)轉(zhuǎn)換過程中,漏極電壓與漏極電流、柵源電壓與電荷之間的關(guān)系如圖1和圖2所示,現(xiàn)以導(dǎo)通轉(zhuǎn)換過程為例進(jìn)行分析:
t0-t1區(qū)間:柵極電壓從0上升到門限電壓Uth,開關(guān)管為導(dǎo)通,無漏極電流通過這一區(qū)間不產(chǎn)生損耗;
t1-t2區(qū)間:柵極電壓達(dá)到Vth,漏極電流ID開始增加,到t2時(shí)刻達(dá)到最大值,但是漏源電壓保持截止時(shí)高電平不變,從圖1可以看出,此部分有VDS與ID有重疊,MOSFET功耗增大;
t2-t3區(qū)間:從t2時(shí)刻開始,漏源電壓VDS開始下降,引起密勒電容效應(yīng),使得柵極電壓不能上升而出現(xiàn)平臺(tái),t2-t3時(shí)刻電荷量等于Qgd,t3時(shí)刻開始漏極電壓下降到最小值;此部分有VDS與ID有重疊,MOSFET功耗增大
t3-t4區(qū)間:柵極電壓從平臺(tái)上升至最后的驅(qū)動(dòng)電壓(模塊電源一般設(shè)定為12V),上升的柵壓使導(dǎo)通電阻進(jìn)一步減少,MOSFET進(jìn)入完全導(dǎo)通狀態(tài);此時(shí)損耗轉(zhuǎn)化為導(dǎo)通損耗。
關(guān)斷過程與導(dǎo)通過程相似,只不過是波形相反而已;關(guān)于MOSFET的導(dǎo)通損耗與關(guān)斷損耗的分析過程,有很多文獻(xiàn)可以參考,這里直接引用《MOSFET分析》的總結(jié)公式如下:
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
備注: 為上升時(shí)間, 為開關(guān)頻率, 為下降時(shí)間,為柵極電荷,為柵極驅(qū)動(dòng)電壓 為MOSFET體二極管損耗。
三、MOSFET的損耗優(yōu)化方法及其利弊關(guān)系
3-1. 通過降低模塊電源的驅(qū)動(dòng)頻率減少M(fèi)OSFET的損耗[稍微提一下EMI問題及其解決方案]
從MOSFET的損耗分析可以看出,開關(guān)電源的驅(qū)動(dòng)頻率越高,導(dǎo)通損耗、關(guān)斷損耗和驅(qū)動(dòng)損耗會(huì)相應(yīng)增大,但是高頻化可以使得模塊電源的變壓器磁芯更小,模塊的體積變得更小,所以可以通過開關(guān)頻率去優(yōu)化開通損耗、關(guān)斷損耗和驅(qū)動(dòng)損耗,但是高頻化卻會(huì)引起嚴(yán)重的EMI問題。金升陽DC/DC R3產(chǎn)品,采用跳頻控制方法,在輕負(fù)載情況下,通過降低模塊電源的開關(guān)頻率來降低驅(qū)動(dòng)損耗,從而進(jìn)一步提高輕負(fù)載條件下的效率,使得系統(tǒng)在待機(jī)工作下,更節(jié)能,進(jìn)一步提高蓄電池供電系統(tǒng)的工作時(shí)間,并且還能夠降低EMI的輻射問題;
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
3-2.通過降低、來減少M(fèi)OSFET的損耗
典型的小功率模塊電源(小于50W)大多采用的電路拓?fù)浣Y(jié)構(gòu)為反激形式,典型的控制電路如圖3所示;從MOSFET的損耗分析還可以知道:與開通損耗成正比、與關(guān)斷損耗成正比;所以可以通過減少 、來減少M(fèi)OSFET的損耗,通常情況下,可以減小MOSFET的驅(qū)動(dòng)電阻Rg來減少、時(shí)間,但是此優(yōu)化方法卻帶來嚴(yán)重的EMI問題;以金升陽URB2405YMD-6WR3產(chǎn)品為例來說明此項(xiàng)問題:
1)URB2405YMD-6WR3采用10Ω的MOSFET驅(qū)動(dòng)電阻,裸機(jī)輻射測(cè)試結(jié)果如下:
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
2)URB2405YMD-6WR3采用0Ω的驅(qū)動(dòng)電阻,裸機(jī)輻射測(cè)試結(jié)果如下:
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
從兩種不同的驅(qū)動(dòng)電阻測(cè)試結(jié)果來看,雖然都能夠通過EN55022的輻射騷擾度的CLASS A等級(jí),但是采用0歐姆的驅(qū)動(dòng)電阻,在水平極化方向測(cè)試結(jié)果的余量是不足3dB的,該方案設(shè)計(jì)不能被通過。
3-3.通過降低吸收電路損耗來減少損耗
在模塊電源的設(shè)計(jì)過程中,變壓器的漏感總是存在的,采用反激拓?fù)涫浇Y(jié)構(gòu),往往在MOSFET截止過程中,MOSFET的漏極往往存在著很大的電壓尖峰,一般情況下,MOSFET的電壓設(shè)計(jì)余量是足夠承受的,為了提高整體的電源效率,一些電源廠家是沒有增加吸收電路(吸收電路如圖3標(biāo)注①RCD吸收電路和②RC吸收電路)來吸收尖峰電壓的。但是,不注意這些吸收電路的設(shè)計(jì)往往也是導(dǎo)致EMI設(shè)計(jì)不合格的主要原因。以金升陽URF2405P-6WR3的吸收電路(采用如圖3中的②RC吸收電路)為例:
1)驅(qū)動(dòng)電阻Rg為27Ω,無RC吸收電路,輻射騷擾度測(cè)試結(jié)果如下:
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
2)驅(qū)動(dòng)電阻為27Ω;吸收電路為電阻R和C 5.1Ω 470pF,輻射騷擾度測(cè)試結(jié)果如下:
電源設(shè)計(jì)減少M(fèi)OS管損耗 提升EMI性能
從兩種不同的吸收電路方案測(cè)試結(jié)果來看,不采用吸收電路的方案,是不能通過EN55022輻射騷擾度的CLASS A等級(jí),而采用吸收電路,則可以解決輻射騷擾度實(shí)驗(yàn)不通過的問題,通過不同的RC組合方式可進(jìn)一步降低輻射騷擾。
四、總結(jié)
MOSFET的功耗優(yōu)化工作實(shí)際上是一個(gè)系統(tǒng)工程,部分優(yōu)化方案甚至?xí)绊慐MI的特性變化。上述案例中,金升陽R3系列產(chǎn)品將節(jié)能環(huán)保的理念深入到電源的開發(fā)過程中,很好地平衡了電源整體效率與EMI特性,從而進(jìn)一步優(yōu)化了電源參數(shù)。將電源參數(shù)進(jìn)一步優(yōu)化,更能兼容客戶系統(tǒng),并發(fā)揮真正的電子系統(tǒng)“心臟”作用,源源不斷的輸送能量。
〈烜芯微/XXW〉專業(yè)制造二極管,三極管,MOS管,橋堆等,20年,工廠直銷省20%,上萬家電路電器生產(chǎn)企業(yè)選用,專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品,如果您有遇到什么需要幫助解決的,可以直接聯(lián)系下方的聯(lián)系號(hào)碼或加QQ/微信,由我們的銷售經(jīng)理給您精準(zhǔn)的報(bào)價(jià)以及產(chǎn)品介紹
 
聯(lián)系號(hào)碼:18923864027(同微信)
QQ:709211280

相關(guān)閱讀